半导体集成电路(IC)中的一个关键措施驱动性能是可靠性。随着IC继续变得较小,芯片复杂性的增加,制造商需要确保他们可以继续为客户提供与客户的相同程度的可靠性,以进行任务关键的最终应用。

长期以来,晶圆级可靠性测试一直被用来洞察工艺和降解过程的变化,新技术趋势和芯片复杂性的需求不断增加,促使工程师寻找增加可靠性测试数据的方法,同时降低成本。目前的方法在通道数和灵活性之间进行了权衡,但并行的每个引脚方法是必要的,以解决两者。

晶圆级可靠性(WLR)测试概述

沿着IC的寿命,预期失效率增加了两个清晰的时期:在制造过程中的缺陷开始时,在IC开始磨损时的缺点开始。优化生产过程增加了产量,但没有帮助了解产品早于预期的产品。可靠性测试能够深入了解哪些过程或机制可能导致过早IC故障并估计IC的寿命。

可靠性测试中使用的典型方法包括在设备的可用极限(通常在温度和电压附近)下操作设备,迫使其磨损,并根据已知的失效机制对其寿命进行建模。这些测试是在晶圆片的内置结构上进行的,以收集数据,并确保可以在制造过程的早期完成。

测试设置

故障力学通常测试符合关节电子设备工程委员会(JEDEC)标准,用于共同的WLR压力。它们包括时间依赖的介电击穿(TDDB),热载体感应降解(HCI)和偏置温度稳定性(BTI / NTBI)。用于测试晶片中的晶体管的布线设置包括四个源测量单元(SMU),每个单元(SMU)绑定到源极,漏极,栅极和批量端子和切换矩阵。(图1)

应力测量算法在I-V和C-V扫描生成的测试数据上运行。这些扫描被设置为一个更大的测试定序器中的步骤,控制从一个被测设备(DUT)到下一个设备的切换,数据采集和管理,以及报告生成。

传统方法

历史上,有两种测试WLR的方法:机架和堆叠,以及交钥匙。这些通常采用高精度的盒式smu和高通道计数的开关矩阵,以循序通过被测试的设备。在机架和堆栈的例子中,工程师面临着每个通道的高成本,更大的测试占用空间,以及从交换机矩阵增加的测试时间。

例如,考虑对一个包含20个二极管的晶圆片进行压力测试。为了对每个二极管进行I-V扫描,SMU会输入一个电压,等待必要的源延迟时间,然后测量反向电压和电流。如果二极管需要两个电力线周期(plc) 40毫秒来进行测量,并且需要10毫秒来确保开关二极管连接之间的最小影响,那么每个测试顺序将花费至少50毫秒。这意味着在一个晶圆片上完成所有IV测试需要一秒钟。随着晶圆片和二极管数量的增加,测试时间会呈指数级增长,这对于当今的晶圆厂来说是不可扩展的。

交钥匙解决方案优化了测试时间,并在灵活性成本上提高了占地面积和通道计数。测试团队可能会遇到难以作为测试要求的变化,以继续满足提高需求。这两种情况都不缩放,因为需要更多数据和更低的成本继续上升。

模块化Software-Connected方法

随着越来越多的生产需求推动了对更小、更复杂的半导体芯片的需求,测试工程师没有了依靠传统方法测试集成电路的奢侈。他们需要保持步调一致,同时保持芯片的性能和可靠性。一种明确的方法是采用并行的高通道密度的模块化解决方案。测试设备成本和时间的一个单点是连接smu到探针点的开关矩阵。随着应用规模的扩大,使用低通道数量smu的晶圆测试解决方案每通道成本较高。使用开关矩阵来缓解这种情况是常见的,但由于对精度和精度的严格要求,这些模块的价格也可能很高。

此外,如前面的示例所述,将大型开关矩阵合并到系统中,以将少量smu连接到大量探针点,这将提高测试时间。NI WLR解决方案已经开始在这些方面进行改进。使用PXI和高精度SMU,测试工程师能够将WLR测试周期从几个月缩短到几天,减少占地面积和最小化功耗,并通过可升级的通道计数和每引脚SMU架构获得更高的灵活性。

高速,精度高,精度高

图2. PXIE-4135模块。

在晶片上模拟晶体管性能的常用方法是电容-电压(C-V)测试。测试测量可以用来获得参数,如氧化物厚度,掺杂浓度和载流子寿命。用于C-V测试的方法要求设置偏置电压并进行交流扫描电流。PXIe-4135(图2)是一个SMU优化的高速采样和低电流测量。

工程师可以源采取适当的偏置电压,产生低频波形,读回交流信号,并从同一设备产生Picofarad电容测量。此SMU还可以使用其1.8 MS / S数字转换器产生脉冲并读取DUT响应。这允许其捕获高速瞬态响应并使用平均算法在I-V扫描期间产生高精度的测量。

更小,更快的并行测试

图3。PXI机箱配备17个PXIe-4135模块。

使用模块化可配置硬件的好处随着应用程序的增长而增长。WLR解决方案可以配置为容纳多达17个系统SMU通道,或扩展到更高密度的SMU模块(图3)。

工程师可以放弃切换矩阵,建立并行测试,从而大大减少测试时间。可以将多个DUT连接到它们自己的SMU,而不必切换到每个新的DUT。配置可以跨越多达100 fa级SMU通道在一个40U机架(图4)。

图4。顺序测试与并行测试。

王俐人软件

WLR解决方案附带配置软件 - 开发软件和测试管理软件的组合 - 加速第一次测量的时间。工程师可以使用像在应用程序中的同步,数据管理和测序等内置的东西中执行压力测试。如果测试要求更改,测试团队可以使用多种语言内置的驱动程序和API,以便快速修改其应用程序并更新其测试管理环境。

结论

晶圆可靠性测试使制造商能够在整个开发周期内围绕工艺改进做出数据驱动的决策。这加速了可靠、高性能集成电路的生产。制造商正迅速面临规模挑战;传统的方法将继续变得更长、更昂贵,所以测试团队将需要采用有助于缓解这一问题的解决方案。高度并行、模块化、软件连接的解决方案以更低的成本大幅减少测试时间。他们让测试团队走在潮流的前面,并允许他们随着半导体市场的不断发展和增长而不断扩大和改进。

本文是由NI(奥斯汀,TX)的Travis Escoffery,产品营销经理Travis Escoffery。有关更多信息,请访问在这里


金宝搏官网技术简报杂志

本文首先出现在1月份,2021号问题金宝搏官网杂志。

请阅读本期更多文章在这里

阅读更多来自档案馆的文章在这里